我们拿下啦！突破摩尔定律枷锁，中国研制成功世界第一款二维半导体芯片


上海浦东川沙一间约一千平方米的洁净室里，灯亮了。
 
 
机器嗡嗡作响，穿无尘服的人在设备间来回走动。这盏灯亮得真不是时候随便亮的——它意味着国内第一条二维半导体工程化示范工艺线正式跑起来了。
 
 
从2025年6月动工到设备进厂，只花了100天。这条线由复旦大学的科技成果孵化出的原集微科技运营，初期投入近5亿元。
 
 
我觉得得先把话说清楚，免得有人兴奋过头：它是示范线、中试线，不是量产线。
 
 
它干的活说白了就是当翻译——把实验室里只有博士生才拿得稳的精细手艺，翻译成工厂车间能照着做的工艺文件。
 
 
而这盏灯背后真正的主角，是一颗叫“无极”的芯片。
 
 
二硫化钼，一种二维半导体材料，薄到什么程度？0.65纳米，也就一到三层原子的厚度。
 
 
在这上面做芯片，就跟在豆腐上雕花差不多，手稍微一重整块就烂。
 
 
但复旦周鹏团队就在这块“豆腐”上刻出了5900个晶体管。
 
 
你往前数八年，全世界在二维半导体上能做出的最复杂电路也就115个晶体管，那是2017年奥地利维也纳工业大学的纪录，一放就是八年。
 
 
2025年4月2日，《自然》主刊登了这篇论文——全球第一款基于二维半导体材料的32位RISC-V架构微处理器。
 
 
它跑起来啥样？1kHz时钟频率下能执行37种32位RISC-V指令。
 
 
有人要笑了，1kHz跟手机处理器差着十万八千里。
 
 
但你得看它证明的是什么事：一颗五脏俱全的32位处理器，人类头一回让它在原子层那么薄的材料上跑通了。
 
 
坦白来讲，这是从0到1的事，不能用从1到100的标准去衡量。
 
 
功耗那一栏更让我服气。
 
 
待机功耗只有传统硅基芯片的五分之一。
 
 
它的工艺还停在微米级别，能耗竟然已经能跟28纳米的硅基芯片打平。
 
 
微米和28纳米之间差着上千倍的加工精度，你用粗糙上千倍的工艺把能耗做到持平，这意味着往后工艺精度每往前挪一步，优势还得往上翻。
 
 
良率也立住了。
 
 
做了900个反相器阵列，898个功能完好，良率99.77%。
 
 
芯片圈有句老话：做出一个靠运气，九百个里只坏俩才叫工艺。
 
 
时间表已经钉在墙上了：2026年6月正式通线，年底前做到等效硅基90纳米的小批量生产，2027年推等效28纳米，2028年迈向等效5到3纳米。
 
 
说完处理器的故事，咱们得聊聊存储这边正在发生什么。
 
 
长鑫科技2026年上半年的成绩单出来了，营收1503亿元，同比大增873.64%；归母净利润776亿元，从年亏百亿到日赚数亿。
 
 
第二季度息税前利润率攀升到82%，超过SK海力士的76%和三星的70%。
 
 
我的判断是，这组数字说明国产存储已经从“有没有”跨到了“赚不赚钱”的阶段。
 
 
更关键的一步棋是2026年8月29日，长鑫宣布LPDDR6内存正式量产，首发搭载在小米18 Fold折叠屏手机上。
 
 
这是全球LPDDR6产品的首次商用落地。
 
 
过去长鑫量产LPDDR4比三大巨头落后近5年，LPDDR5落后3.5到4年，这次直接反超，从追赶者变成了领跑者。
 
 
但我不打算只报喜。
 
 
长鑫的HBM3试产良率目前只有25%，行业公认的量产黄金线是80%。
 
 
四个里面三个是废品。
 
 
这个数字看着扎心，但换个角度想，SK海力士从试产到良率超过90%也花了好几年。
 
 
HBM3E风险试产已经启动，计划2027年扩产。
 
 
这条路本来就不好走。
 
 
那设计端和工具端呢？2026年8月31日，上海交大团队主导的SPMP指令集标准正式通过RISC-V国际基金会审议，合入RISC-V指令集架构标准。
 
 
这是该基金会成立以来首次由中国团队主导的标准写入。
 
 
RISC-V是开源的，谁都能用，不用交授权费。
 
 
中国出货量占全球RISC-V芯片差不多一半，这条生态不是一棵树，是一片林子。
 
 
EDA软件方面，2026年9月1日合见工软发布了国内首款三维芯片物理设计工具，适配逻辑折叠技术路线，给国产高端芯片搭起了自主可控的设计底座。
 
 
把这些事串起来看，我的观点很明确：中国芯片现在不是在一条路上死追，而是在多条路上同时往前走。
 
 
二维半导体换道、存储芯片反超、开源架构生态、设计工具补短板，它们互相咬合。
 
 
单看任何一个环节都觉得还差得远，但合在一起看，这张网正在成形。
 
  

八年前那115个晶体管孤零零摆在那儿的时候，没人敢打包票说这条路走得通。
 
 
现在，那片0.65纳米的“豆腐”上稳稳刻着5900个，川沙洁净室里的机器已经开始为后面的每一格时间表磨合起来了。