韩媒：“四分之三有缺陷”……中国长鑫存储在HBM良率上挣扎，不成熟的TSV技术是罪魁祸首

长鑫存储技术（CXMT），中国最大的DRAM制造商，已经开始第四代高带宽存储器（HBM3）的试产，但初始良率几乎没有改善。据报道，良率停滞在25%，大约是半导体行业视为量产门槛的所谓“黄金良率”80%的三分之一。与2022年以来已开始量产同一产品的SK海力士相比，这一差距非常明显，后者已确保良率超过90%。业内人士指出，硅通孔（TSV）技术的成熟度差距是根本原因，这种技术是堆叠和连接多层DRAM的核心工艺。

◇ “DRAM已经赶上，但HBM堆叠是另一个问题”

据一家熟悉长鑫存储情况的半导体设备公司高级官员9日表示，长鑫存储HBM3 8-High产品的前端工艺良率停滞在30%左右。经过该阶段存活的产品中，只有约70%在通过后端工艺后被认定为最终合格单元。简单来说，如果启动100个HBM3单元，几乎80个会在最终测试中失败。

据报道，长鑫存储正以这种方式向阿里巴巴的平头科技和寒武纪等中国公司供应少量HBM样品，同时继续其良率改进工作。问题是问题并不在于DRAM本身的精细工艺技术。一位半导体设备行业官员解释说：“长鑫存储在其用于HBM的‘G4’（17nm级）工艺上制造的标准DRAM没有重大问题。然而，用于HBM的DRAM芯片面积比标准产品更大，电气规格要求更高，因此即使在相同工艺上，它们也更难通过验收标准。”

换句话说，长鑫存储在制造标准DRAM方面的基本能力已提升到相当水平，但将其转化为高性能产品HBM的阶段出现了瓶颈。据业内人士称，这个瓶颈的核心是TSV工艺。

◇ 真正的障碍是TSV……“没有多年积累的专有技术，不可能赶上”

TSV代表“硅通孔”，指的是在HBM等多层堆叠DRAM时，每层垂直穿过以传输电信号的微观铜线。这是一个高要求的工艺，其中DRAM晶圆被减薄到几微米厚——仅为人类头发厚度的几分之一——随后在那薄硅板上钻出数千个微小孔洞，并完全填充铜。如果单个孔洞错位或填充不当，整个层就会被报废，这使其成为半导体工艺中精度要求最严格的之一。

业内共识是，这是长鑫存储与领先公司技术差距最大的工艺。根据半导体研究公司Nomad Semi的分析，三星电子的HBM2（第二代HBM）每个芯片有超过5000个TSV，SK海力士的HBM3有超过8000个，而长鑫存储的据信只有约3000个。TSV数量较少意味着以降低工艺难度为代价牺牲带宽（数据处理速度），即便如此，长鑫存储的良率仍远低于三星和SK海力士。TSV即使对行业领导者也是一个挑战：SK海力士自己在2024年公开披露，独立TSV工艺的良率当时仅为40%至60%。

除此之外，在后端（堆叠和键合）阶段也会发生良率损失，这是实际堆叠和连接芯片的阶段。如果八个芯片中的任何一个错位，如果键合界面形成微观空隙，或者在热压键合工艺中发生层弯曲（翘曲），整个堆叠就会被废弃。因为每个额外层的故障点数量都会增加，难度呈指数级上升。鉴于长鑫存储在8-High上已显示出如此低的良率，一些人预计其在转向更高堆叠如12-High时将面临更大困难。

一位半导体行业官员解释说：“TSV工艺是一个只有经过多年积累的晶圆处理专有技术后才会稳定的领域。中国公司在DRAM本身的精细工艺技术上迅速缩小了差距，但TSV和键合等后端专有技术在短期内很难赶上。”他补充说：“话虽如此，三星电子今二月初始HBM4（第六代HBM）生产良率也低于60%，并在六个月内提高到80%，因此现在宣称长鑫存储的25%良率是‘失败’还为时过早。”