芯片制造中的背面供电工艺，其英文全称为Backside Power Delivery Network，简称BSPDN或BPD，它是把电源 / 地（VDD/VSS）金属网络放到晶圆背面，晶体管、信号互连保留在正面；电源从背面粗金属轨，通过纳米硅通孔（nano-TSV）直接连到晶体管源漏，供电网络与信号网络物理分离，是 GAA 之后面向2nm/1.6nm节点及以下先进制程的一项关键架构革新。在传统正面供电架构中，电力需从芯片顶层的金属层出发，穿过十余层金属和通孔才能抵达晶体管。随着制程微缩，正面布线资源被供电与信号线路争夺，导致严重的电压降（IR Drop）和布线拥堵，制约了芯片性能与能效的进一步提升。而背面供电（BSPDN）技术通过大幅降低电压降、释放正面布线资源和提升性能与能效这三个方面体现出其核心价值。另外，业界当前主要探索的埋入式电源轨、电源通孔和直接背面触点三种技术路径均是背面供电（BSPDN）工艺的关键技术方案。虽然，晶圆减薄与对准、散热管理和工艺复杂性与成本还是芯片背面供电（BSPDN）工艺的主要挑战，但是，因为背面供电（BSPDN）技术已经从研究概念走向先进逻辑工艺。Intel 18A把PowerVia与RibbonFET组合；台积电A16则采用背面电轨方案，并把它面向高性能计算应用。两家的具体结构并不相同，但方向一致：晶体管继续缩小后，供电网络本身也必须重新设计。所以，对工艺人员来说，背面供电（BSPDN）技术把晶圆键合、超薄化、背面对准、通孔刻蚀与金属化串成了一条新的整合链。它不是单一设备或一道工序，而是器件、互连、量测和设计协同的必然结果。