任何把“逻辑折叠”跟“3D堆叠”混为一谈的人，都是非蠢既坏，论文中说的很明白了，“逻辑折叠”需要靠EDA工具原生就支持3D设计（现有EDA工具设计芯片的时候总是“一层一层”进行设计，优化只在平面上进行优化，光刻机加工也是一层一层加工，这里必须认识到一点：就算不用3D封装，芯片也是多层晶体管的结构，并不是一些人所说的“单层晶体管”），所以，一堆人都在说什么“台积电早就有了”“这不就是HBM”，那就是非蠢既坏，只要仔细阅读原论文就能很直观的看到τ定律到底是什么，“逻辑折叠”到底是什么。
我接下来会发布一篇文章，根据原论文逐段分析“τ定律”到底是什么，尽请期待，彻底解决你的疑惑！